Generated Document.

#### PATENT ABSTRACTS OF JAPAN

(21) Application number: 07251611

08.04.97

(51) Intl. Cl.: H01L 27/118 H01L 21/82 H01L 27/04

H01L 21/822

(22) Application date: 28.09.95

(30) Priority:

(43) Date of application

publication:

iblication:

(84) Designated contracting states:

(71) Applicant: DENSO CORP

(72) Inventor: OSADA TAKESHI

UESUGI HIROSHI TANAKA HIROAKI

(74) Representative:


### (54) GATE ARRAY

#### (57) Abstract:

PROBLEM TO BE SOLVED: To provide a gate array basic cell with which a wiring operation can be conducted in a micro-cell with the first metal wiring only without having deterioration in efficiency and the increase in cell size, etc.

SOLUTION: Normally a p-MOS region 1, on which two FETs are series- connected on a substrate, and a p-MOS region 2, on which two FETs are series- connected on the substrate, are opposingly arranged in parallel with each other on a gate array basic cell, and at the same time, a gate electrode 3a, which is used in common with the p-MOS region 1 and the n-MOS region, is formed corresponding to each FET. In this case, the first auxiliary wiring 41a, consisting of the layer same as the gate electrode 3a and arranged between the gate electrodes 3a, and the second auxiliary wiring 42a, consisting of the layer same as the gate electrodes 3a and arranged between each basic cell, are provided, and the wiring in a macrocell is completed in a twodimensional state, namely, by the first laver metal wiring only through the above-mentioned two kinds of auxiliary wirings 41a and 42a.

COPYRIGHT: (C)1997,JPO



## (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平9-97885

(43)公開日 平成9年(1997)4月8日


		H01L	•		M W	C1-4		
					W	C1-A	E1	
						01 4	C1-4,F1	
		27/04			D			
		審査請求	<b>大</b> 未能	求   請求項の数	<b>4</b> O	L (全	9 頁)	
顧平7-251611		(71)出願/	<b>\ 0000</b>	000004260				
			株式	会社デンソー				
7年(1995)9月28日	1		愛知	県刈谷市昭和町	1丁目	1番地		
	·	(72)発明和	手 長田	岳史				
			愛知	県刈谷市昭和町	1丁目	1 番地	日本電	
			装棋	式会社内				
		(72)発明	皆 上杉	浩				
			愛知	県刈谷市昭和町	1丁目	1 番地	日本電	
			装树	式会社内				
		(72)発明者	皆 田中	裕章				
			爱知	県刈谷市昭和町	1丁目	1番地	日本電	
			装树	式会社内				
		(74)代理	人 弁理	土 恩田 博宜	•			
	•	P7-251611 7年(1995) 9月28日	P7-251611 (71)出願力 7年(1995) 9月28日 (72)発明者 (72)発明者	7 年(1995) 9 月28日 (71)出願人 0000 株式 愛知 (72)発明者 長田 愛知 装株 (72)発明者 上杉 愛知 装株 (72)発明者 田中 愛知	P7-251611(71)出願人 000004260 株式会社デンソー 愛知県刈谷市昭和町 (72)発明者 長田 岳史 愛知県刈谷市昭和町 装株式会社内 (72)発明者 上杉 浩 愛知県刈谷市昭和町 装株式会社内 (72)発明者 田中 裕章 愛知県刈谷市昭和町 装株式会社内	(71) 出願人 00004260 株式会社デンソー 愛知県刈谷市昭和町1丁目 (72)発明者 長田 岳史 愛知県刈谷市昭和町1丁目 装株式会社内 (72)発明者 上杉 浩 愛知県刈谷市昭和町1丁目 装株式会社内 (72)発明者 田中 裕章 愛知県刈谷市昭和町1丁目 装株式会社内	株式会社デンソー ア年(1995) 9月28日 愛知県刈谷市昭和町1丁目1番地 (72)発明者 長田 岳史 愛知県刈谷市昭和町1丁目1番地 装株式会社内 (72)発明者 上杉 浩 愛知県刈谷市昭和町1丁目1番地 装株式会社内 (72)発明者 田中 裕章 愛知県刈谷市昭和町1丁目1番地 装株式会社内	

## (54) 【発明の名称】 ゲートアレイ

## (57)【要約】

【課題】 第1層金属配線のみでマクロセル内の配線を行うことができ、性能の劣化やセルサイズの増大等も招かないゲートアレイ基本セルを提供する。

【解決手段】 ゲートアレイ基本セルは通常、基板上に 2個のFETが直列に接続されたpMOS領域1と同じ く2個のFETが直列に接続されたnMOS領域2とが 平行に対向して配列されるとともに、これらpMOS領域1及びnMOS領域2に共通のゲート電極3aが上記 各FETに対応して形成されている。ここでは、ゲート 電極3aと同一層からなってそれら各ゲート電極3a間に配設された第1の補助配線41aと同じくゲート電極3aと同一層からなって各基本セル間に配設された第2の補助配線42aとを設け、これら2種類の補助配線41a及び42aを通じてマクロセル内の配線が2次元的に、すなわち第1層金属配線のみで完結されるようにしている。



1

#### 【特許請求の範囲】

【請求項1】基板上に複数個のトランジスタが直列に接 続された第1導電型の第1の素子領域と同じく複数個の トランジスタが直列に接続された第2導電型の第2の素 子領域とが平行に対向して配列され、これら第1及び第 2の素子領域に共通のゲート電極が前記各トランジスタ の数だけ形成されて基本セルが構成されるゲートアレイ において、

#### 前記基本セルは、

前記ゲート電極と同一層からなってそれら各ゲート電極 10 MOSトランジスタ (nMOS) 2のゲート電極31、 間に配設された第1の補助配線と、

前記ゲート電極と同一層からなって各基本セル間に配設 された第2の補助配線と、

を具えることを特徴とするゲートアレイ。

【請求項2】請求項1記載のゲートアレイにおいて、 各基本セルに対する給電線として前記ゲート電極と直角 に敷設される電源配線を更に具え、

前記第2の補助配線は、前記第1及び第2の素子領域の 各対向する辺から前記ゲート電極と直角に引き出される 金属配線に交差する長さをその配線長の下限とし、前記 20 電源配線に接しない長さをその配線長の上限とすること を特徴とするゲートアレイ。

【請求項3】請求項2記載のゲートアレイにおいて、 前記電源配線は第1層金属配線として敷設され、

前記基本セルは、前記第2の補助配線の延長線と前記電 源配線とが交差する部分に、当該基板電位を固定するた めのバイアス領域を更に具えることを特徴とするゲート

【請求項4】前記各ゲート電極は、前記第1及び第2の 素子領域において近接し、前記第1及び第2の素子領域 30 の相対する中間部において離間する非直線形状を有し、 前記第1の補助配線は、前記各ゲート電極が離間する前 記第1及び第2の素子領域の中間部に配設される請求項 1または2または3記載のゲートアレイ。

## 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】この発明は、ゲートアレイに 関し、特に、ゲートアレイを構成する基本セルのサイズ を増加させることなくその配線効率を向上させるための ゲートアレイ基本セル構造の改良に関する。

## [0002]

【従来の技術】ゲートアレイとは周知のように、LSI 内に、チップの品種設計とは独立して予め基本となるセ ル(基本セル)を規則的に並べておき、品種設計時に配 線工程のみを設計することで、各種要求に応じた機能回 路が実現されるようにしたセミカスタム半導体集積回路 装置である。

【0003】したがって、このようなゲートアレイにと っては、配線効率が高く、上記品種設計時における配線 工程設計をより柔軟、且つ容易に行うことのできる基本 50

セル構造を有していることが、その品質或いは付加価値 を高める上で重要な要素となっている。

【0004】ここに従来、それら基本セルを構成する各 トランジスタのゲート電極と同一層からなる補助配線を 基本セルに付加しておくことによって、ゲートアレイと しての配線効率の向上を図ろうとする基本セル構造がい くつか提案されている。

【0005】例えば、図9に示す第1の例では、pチャ ネルMOSトランジスタ (pMOS) 1及びnチャネル 32、33、及び34を同図に示される如く、その中央 部から反対方向にずれた位置で分割し、それら分割した ゲート電極の中央部に補助配線8を設けている。このよ うな基本セル構造を採用することにより、上記各ゲート 電極31、32、33、及び34の平行接続や交差接続 が容易となる(特開平3-141670号公報参照)。

【0006】また、図11に示す第2の例では、pMO S1及びnMOS2のゲート電極としてそれらに共通の 電極35を用いるとともに、ゲートアレイを構成する各 基本セルの間に補助配線9を設けるようにしている。各 セルの内部、及び各セル間の配線にこのような補助配線 9を使用するようにすれば、その集積度も自ずと高めら れるようになる(特開平6-13589号公報参照)。 なお、同図11に示す同第2の例のゲートアレイ基本セ ルにおいて、符号10は、それらセル間に併せ設けられ たバイアス領域を示している。

【0007】また、図13に示す第3の例では、補助配 線と云うよりはむしろ、出力信号を基本セルから配線領 域に引き出すための配線11を基本セルの間に設けるこ とによってその集積度の向上を図っている (特開平2-58380号公報参照)。

#### [0008]

【発明が解決しようとする課題】これらの例のように、 基本セル内、若しくは基本セル間に補助配線を付加する ことで、一般には、その配線効率が高められ、また集積 度も向上されるようにはなる。

【0009】ただし、こうしたゲートアレイにおいて、 その配線効率の更なる向上を図ろうとする場合には、

- (A) マクロセル内の配線には第1層金属配線のみを用 . 40 い、それ以外の金属配線はできるだけ使用しない。
  - (B) 第1層以外の金属配線はマクロセル間の配線とし て自由に使用できるようにする。

といった要求が満足されるかたちで、上記基本セル構造 が実現されることが望ましい。こうした基本セル構造 は、現在多くのゲートアレイにおいて採用されている2 層金属配線構造のゲートアレイにとって特に有効であ

【0010】ところが、このような観点からみると、上 記従来のゲートアレイにおける基本セル構造は何れも、 これら(A)、(B)の要求を満たしうる構造を有して

いるとは云い難い。

【0011】例えば、図9に示した第1の例においては、等価的に図15に例示する回路となるようその配線を施そうとすると、まず、図10に示される態様で第1層金属配線513及び514を施して、そのゲート電極31とゲート電極33、並びにゲート電極32とゲート電極34を結線する必要がある。

【0012】したがって、この第1層金属配線のみでその他の、すなわち図15に示す配線501、502、或いは配線503、504に相当する配線を施すことは極 10めて困難であり、この第1の例の基本セル構造によって上記(A)、(B)の要求を満たすことはまず不可能である。

【0013】また、図11に示した第2の例においても、等価的に図15に例示する回路となるようその配線を施そうとすると、図12に示されるように、例えばpMOS1、nMOS2からなるソースまたはドレイン間の接続に第1層金属配線(実線)と第2層金属配線(破線)との2層の金属配線を使用する必要が生じる。

【0014】したがって、この第2の例の基本セル構造 20によっても、上記(A)、(B)の要求を満たすことはできない。なお、同図12において、白抜きのコンタクトホール「□」は、pMOS1、nMOS2等の拡散層、若しくはゲート電極や補助配線を構成するポリシリコン領域と第1層金属配線とを接続するためのコンタクトホールであり、斜線の施されたコンタクトホール

「■」は、第1層金属配線と第2層金属配線とを接続するためのコンタクトホールである。また、配線601及び602は、電源配線を示している。

【0015】他方、図13に示した第3の例はそもそも、出力信号を基本セルから配線領域に取り出すことを意図して上記配線(補助配線)11を設けるようにしたものであり、ここでは、マクロセル内の配線効率の向上は何ら考慮されていない。

【0016】したがって、この第3の例において等価的に図15に例示する回路となるようその配線を施そうとしても、例えば図14に示される態様で、第1層金属配線(実線)と第2層金属配線(破線)とが混在することとなり、この場合も、上記(A)、(B)の要求を満たすことはできない。なお、同図14においても、各コンタクトホール「□」及び「■」の意味は先の図12と同様であり、配線601及び602は、電源配線を示している。

【0017】また、この第3の例の基本セル構造の場合、補助配線11の配線長を長く必要とすることから、

- ・寄生容量が大きくなる。
- ・基本セルのサイズが大きくなる。

等々の不都合も避け得ない。

【0018】この発明は、こうした実情に鑑みてなされ て離間するように設けるとともに、上記第1の補助配線 たものであり、第1層金属配線のみでマクロセル内の配 50 を、これらゲート電極が離間する部分、すなわち第1及

線を行うことができ、しかも装置性能の劣化やセルサイズの増大等を招くことのない基本セル構造を有するゲートアレイを提供することを目的とする。

## [0019]

【課題を解決するための手段】こうした目的を達成するため、この発明では、前記ゲートアレイの基本セルに2種類の補助配線を設け、これら2種類の補助配線を通じてマクロセル内の配線が2次元的に完結されるようにしている。

【0020】すなわち、請求項1記載の発明において、各ゲート電極間に配設された第1の補助配線、及び各基本セル間に配設された第2の補助配線はそれぞれ、第1及び第2の素子領域に対し、ゲート電極を挟んで各別に隣接されるようになる。このため、第1及び第2の素子領域を互いに平行に接続する場合であれ、或いは交差接続する場合であれ、それら各別の補助配線を通じて、電気的に分離した結線を2次元的に、すなわち第1層金属配線のみで行うことが可能となる。

【0021】このように請求項1記載の発明によれば、 第1層金属配線のみを用いてマクロセル内の配線を行う ことができるとともに、第1層以外の金属配線はマクロ セル間の配線として自由に使用することができるように なり、その配線効率は大幅に向上されるようになる。

【0022】また、各基本セルに対する給電線としてそれらゲート電極と直角に敷設される電源配線が施される場合、上記第2の補助配線の配線長を請求項2記載の発明の態様で設定することにより、同第2の補助配線と第1及び第2の素子領域との間の配線可能領域が増大し、その配線効率の更なる向上が図られるようになる。

【0023】しかもこの場合、第2の補助配線の配線長は上記電源配線に接しない長さに制限されるため、同第2の補助配線の配設に伴う寄生容量の増加やセルサイズの増大等も好適に抑制されるようになる。

【0024】また、請求項3記載の発明によるように、各基本セルが上記第2の補助配線の延長線と電源配線との交差する部分にバイアス領域を具える場合には、基本セルとしての実効セルサイズが、このバイアス領域を含むかたちで決定されるようになる。したがってこの場合、上記第2の補助配線の配設に伴うセルサイズの増大40 は実質的に皆無となる。

【0025】またこの場合、上記バイアス領域自体その面積が小さくとも、電源配線からの確実な給電が得られることとなる。すなわち、同請求項3記載の発明のこうした構成は、バイアス領域の配設に伴うセルサイズの増大を最小限に留める上でも有効である。

【0026】一方、請求項4記載の発明によるように、 ゲート電極を、第1及び第2の素子領域において近接 し、同第1及び第2の素子領域の相対する中間部におい て離間するように設けるとともに、上記第1の補助配線 を、これらゲート電極が離開する部分、すなわち第1及

び第2の素子領域の中間部に配設する構造とすることも できる。

【0027】基本セルとしてのこのような構造によれ ば、上記第1の補助配線の配設に伴うセルサイズの増大 も好適に回避されるようになるとともに、第1及び第2 の素子領域を構成する各トランジスタの寄生抵抗成分や 容量による性能劣化も生じ難くなる。

## [0028]

#### 【発明の実施の形態】

(第1実施形態) 図1に、この発明にかかるゲートアレ 10 イの第1の実施形態を示す。

【0029】なお、図1は、この第1の実施形態にかか るゲートアレイの基本セルについてその平面構造を模式 的に示したものであり、実際には、同構造を有する基本 セルが基板上に1次元若しくは2次元配列されている。

【0030】はじめに、同図1を参照して、この第1の 実施形態にかかるゲートアレイ基本セルの構造について 説明する。この第1の実施形態にかかるゲートアレイに おいて、その基本セルは、同図1に示されるように、半 導体基板 (図示せず) 上に、それぞれ2個のトランジス 20 タ(FET)が直列に接続されたかたちで形成される p MOS1とnMOS2とが平行に対向して配列されると ともに、これらpMOS1及びnMOS2に共通のゲー ト電極3aが上記各トランジスタに対応して形成されて

【0031】そして、上記ゲート電極3aの間には、ゲ ート電極3aと同一層からなる第1の補助配線41a が、また各基本セルの間には、これもゲート電極3aと 同一層からなる第2の補助配線42aが、それぞれ同図 1に示される態様で配設されている。

【0032】なお、上記pMOS1及びnMOS2の各 領域はそれぞれp型及びn型不純物の拡散層からなり、 上記ゲート電極3 a並びに上記第1及び第2の補助配線 41a及び42aはポリシリコンからなる。

【0033】同第1の実施形態にかかるゲートアレイで は、こうした基本セル構造を通じて前記(A)、(B) の要求、すなわち

- (A) マクロセル内の配線には第1層金属配線のみを用 い、それ以外の金属配線はできるだけ使用しない。
- (B) 第1層以外の金属配線はマクロセル間の配線とし 40 て自由に使用できるようにする。

といった要求が満たされるようにしている。

【0034】図2は、同第1の実施形態にかかるゲート アレイによって先の図15に示した回路をレイアウトす る場合の配線例を示したものであり、次に、この図2を 併せ参照して、同第1の実施形態のゲートアレイによる 配線態様を更に詳述する。

【0035】同第1の実施形態にかかるゲートアレイに よって、先の図15に示した回路をレイアウトする場 合、例えば同図2に示すように、

・上記第1の補助配線41aを介してトランジスタ10 1とトランジスタ202とを金属配線501によって接

·上記第2の補助配線42aを介してトランジスタ10 2とトランジスタ201とを金属配線502によって接

・これらの配線の間に、各トランジスタのゲート信号線 である金属配線503及び504を通す。

といった態様での配線が可能となる。

【0036】そして、これら金属配線501、502、 503、及び504は、電気的には何れも独立したかた ちで2次元敷設されるものであることから、その全てに 第1層金属配線を使用することができるようにもなる。

【0037】なお、この図2においても、先の図10、 図12、及び図14の場合と同様、白抜きのコンタクト ホール「□」は、pMOS1、nMOS2等の拡散層、 若しくはゲート電極3aや補助配線41a及び42aを 構成するポリシリコン領域と第1層金属配線とを接続す るためのコンタクトホールを示している。

【0038】このように、同第1の実施形態にかかるゲ ートアレイによれば、第1層金属配線のみを用いてマク ロセル内の配線を行うことができるとともに、第1層以 外の金属配線はマクロセル間の配線として自由に使用す ることができるようになる。したがって、その配線効率 も大幅に向上されることとなる。

【0039】なお、図2に示した配線例では、図15に 例示した回路をレイアウトすべく、pMOS1及びnM OS2を構成する各トランジスタ101、102、20 1、及び202を上記補助配線41a及び42aを介し 30 ていわゆる交差接続する場合について示した。しかし、 同トランジスタ101、102、201、及び202を それら補助配線41a及び42aを介して平行接続する 場合であれ、その配線の全てに第1層金属配線を使用す ることができることにかわりはない。

【0040】 (第2実施形態) 図3に、この発明にかか るゲートアレイの第2の実施形態を示す。なお、図3 も、この第2の実施形態にかかるゲートアレイの基本セ ルについてその平面構造を模式的に示したものであり、 実際には、同構造を有する基本セルが基板上に1次元若 しくは2次元配列されている。

【0041】また、この第2の実施形態にかかるゲート アレイ基本セルも、その基本構造は先の第1の実施形態 にかかるゲートアレイ基本セルと同じであり、ここでは 主に第1の実施形態にかかるゲートアレイ基本セルと相 違する部分についてその構造並びに配線例を説明する。

【0042】さて、この第2の実施形態にかかるゲート アレイの基本セルにおいて、各基本セル間に配設される 第2の補助配線42bは、その配線長が次の制限に基づ いて設定されている。

50 【0043】すなわち、該第2の補助配線42bにおい

の増大は実質的に皆無となる。

て、その配線長の下限は、同図3に示されるように、pMOS1及びnMOS2の各対向する辺からゲート電極3aと直角に引き出されるとする金属配線に交差する長さに設定されている。

【0044】これにより、第2の補助配線42bとpMOS1及びnMOS2との間の配線可能領域が増大し、例えばこの第2の実施形態にかかるゲートアレイによって図15に示した回路をレイアウトする場合でも、図4に示されるように、金属配線502'は、より短い配線で済むようになる。そしてこれは、上記pMOS1及び10nMOS2を構成するトランジスタ101、201、或いは102、202をこの第2の補助配線42bを介して平行接続するような場合でも同様である。

【0045】少なくとも、同第2の補助配線42bについてその配線長の下限をこのように設定することにより、配線の自由度は増し、その配線効率の更なる向上が図られるようになる。

【0046】一方、同第2の補助配線42bにおいて、その配線長の上限は、各基本セルに対する給電線として図3に示される如くゲート電極3aと直角に敷設される20電源配線601及び602に接しない長さに設定されている。

【0047】第2の補助配線42bとしてのこうした上限長の制限により、同補助配線42bの配設に伴う寄生容量の増加やセルサイズの増大等も好適に抑制されるようになる。

【0048】(第3実施形態)図5に、この発明にかかるゲートアレイの第3の実施形態を示す。なお、図5も、この第3の実施形態にかかるゲートアレイの基本セルについてその平面構造を模式的に示したものであり、実際には、同構造を有する基本セルが基板上に1次元若しくは2次元配列されている。

【0049】また、この第3の実施形態にかかるゲートアレイ基本セルも、その基本構造は先の第1或いは第2の実施形態にかかるゲートアレイ基本セルと同じであり、ここでも主に、これら第1或いは第2の実施形態にかかるゲートアレイ基本セルと相違する部分についてその構造並びに配線例を説明する。

【0050】さて、この第3の実施形態にかかるゲートアレイの基本セルでは、その電源配線601及び602 40が第1層金属配線として敷設されるとするとき、同図5に示される如く、第2の補助配線42bの延長線とそれら電源配線601及び602とが交差する部分に、当該基板電位を固定するためのバイアス領域701及び702を具えるようにしている。

【0051】各基本セルがこのようなバイアス領域70 1及び702を具えることにより、それら基本セルとしての実効セルサイズは、該バイアス領域701及び70 2を含むかたちで決定されるようになる。そしてこのため、上記第2の補助配線42bの配設に伴うセルサイズ 50

【0052】またこの場合、上記バイアス領域701及び702自体その面積が小さくとも、図6にその配線例を示すように、電源配線601及び602からは確実な給電が得られるようになる。すなわち、同第3の実施形態にかかるゲートアレイのこうした基本セル構造は、バイアス領域701及び702の配設に伴うセルサイズの増大を最小限に留める上でも極めて有効である。

【0053】 (第4 実施形態) 図7に、この発明にかかるゲートアレイの第4の実施形態を示す。なお、図7も、この第4の実施形態にかかるゲートアレイの基本セルについてその平面構造を模式的に示したものであり、実際には、同構造を有する基本セルが基板上に1次元若しくは2次元配列されている。

【0054】また、この第4の実施形態にかかるゲートアレイ基本セルも、その基本構造は先の第1或いは第2の実施形態にかかるゲートアレイ基本セルと同じであり、ここでも主に、これら第1或いは第2の実施形態にかかるゲートアレイ基本セルと相違する部分についてその構造を説明する。

【0055】プロセスルールによっては、ゲート電極の間隔が狭いために、前述した第1の補助配線を配設することができない場合がある。そしてこのとき、同第1の補助配線を配設するためのスペースを確保すべくそれらゲート電極の間隔を広げると、トランジスタ(FET)のドレイン領域(或いはソース領域)の寄生抵抗成分やドレイン容量(或いはソース容量)が増加して、素子若しくは装置性能の劣化を招くことになる。

【0056】そこで、この第4の実施形態にかかるゲートアレイの基本セルでは、このような事態を避けるべく、同図7に示されるように、ゲート電極3bを、・pMOS1及びnMOS2の領域では近接する。・pMOS1及びnMOS2の相対する中間部では離間する。といった非直線形状とし、該ゲート電極3bが離間するpMOS1及びnMOS2の中間部に、第1の補助配線41bを配設するようにしている。

【0057】ゲートアレイ基本セルとしてのこのような構造によれば、上記第1の補助配線41bの配設に伴うセルサイズの増大も好適に回避されるようになるとともに、pMOS1及びnMOS2を構成する各トランジスタ(FET)の上記寄生抵抗成分や容量による性能劣化も生じ難くなる。

【0058】なお、この第4の実施形態にかかるゲートアレイによっても、

(1) 第1層金属配線のみを用いてマクロセル内の配線を行うことができるとともに、第1層以外の金属配線はマクロセル間の配線として自由に使用することができるようになり、その配線効率が大幅に向上される。

(2) 第2の補助配線42bについての配線長の制限により、配線の自由度が増し、その配線効率の更なる向上

が図られるとともに、同補助配線42bの配設に伴う寄 生容量の増加やセルサイズの増大等も好適に抑制され

といった、先の第1或いは第2の実施形態のゲートアレ イによる効果が併せ奏されるようになることは云うまで もない。

【0059】(第5実施形態)図8に、この発明にかか るゲートアレイの第5の実施形態を示す。なお、図8 も、この第5の実施形態にかかるゲートアレイの基本セ ルについてその平面構造を模式的に示したものであり、 実際には、同構造を有する基本セルが基板上に 1 次元若 しくは2次元配列されている。

【0060】また、この第5の実施形態にかかるゲート アレイ基本セルは、上記第4の実施形態にかかるゲート アレイの基本セル構造を先の第3の実施形態にかかるゲ ートアレイの基本セル構造に適用したものである。

【0061】したがって、同第5の実施形態にかかるゲ ートアレイとしての基本セル構造、並びに該基本セル構 造に基づく作用、効果も、それら第4及び第3の実施形 態にかかるゲートアレイの基本セル構造、並びにその作 20 用、効果に準じたものとなっている。

【0062】すなわち、この第5の実施形態にかかるゲ ートアレイによれば、その基本セルの同図8に示される (a) ゲート電極3bを、pMOS1及びnMOS2の 領域では近接しpMOS1及びnMOS2の相対する中 間部では離間する非直線形状とし、該ゲート電極3bが 離間するpMOS1及びnMOS2の中間部に、第1の 補助配線41bを配設する。

- (b) 電源配線601及び602が第1層金属配線とし て敷設されるとするとき、第2の補助配線42bの延長 30 線とそれら電源配線601及び602とが交差する部分 に前記バイアス領域701及び702を設ける。
- (c) 第2の補助配線42bは、pMOS1及びnMO S2の各対向する辺からゲート電極3bと直角に引き出 されるとする金属配線に交差する長さをその配線長の下 限とし、電源配線601及び602に接しない長さをそ の配線長の上限とする。といった構造に基づき、
- (1) 第1層金属配線のみを用いてマクロセル内の配線 を行うことができるとともに、第1層以外の金属配線は マクロセル間の配線として自由に使用することができる 40 ようになり、その配線効率が大幅に向上される。
- (2) 第2の補助配線42bについての配線長の制限に より、配線の自由度が増し、その配線効率の更なる向上 が図られるとともに、同補助配線42bの配設に伴う寄 生容量の増加やセルサイズの増大等も好適に抑制され る。
- (3) バイアス領域701及び702の配設により、上 記第2の補助配線42bの配設に伴うセルサイズの増大 は実質的に皆無となる。また、それらバイアス領域70 1及び702の配設に伴うセルサイズの増大も最小限に 50

留められるようになる。

(4)上記第1の補助配線41bの配設に伴うセルサイ ズの増大も好適に回避されるようになるとともに、pM OS1及びnMOS2を構成する各トランジスタ(FE T) の上記寄生抵抗成分や容量による性能劣化も生じ難 くなる。

10

といった、多くの優れた効果が奏されるようになる。

【0063】なお、以上の第1~第5の実施形態では、 半導体基板上に平行に対向して配列される素子領域がそ れぞれpMOS1とnMOS2とからなるとしたが、そ れら導電型は互いに逆であってもよい。

【0064】また、基本セルとしてそれら素子領域、す なわちpMOS1及びnMOS2を構成するトランジス タ(FET)の数も任意である。また、同第1~第5の 実施形態では何れも、2層金属配線構造のゲートアレイ を想定して、その配線効率を高める上で特に有効な構造 である・第1層金属配線のみを用いてマクロセル内の配 線を行うことができる。といった基本セル構造を示した が、こうした基本セル構造が2層金属配線構造のゲート アレイに限らず、3層以上の金属配線を使用するゲート アレイにとってもその配線効率を高める上で有効である ことは云うまでもない。もっとも、ゲートアレイとして は、その信頼性などとの兼ね合いから、こうした金属配 線は少なく済むに越したことはない。

【図面の簡単な説明】

【図1】この発明にかかるゲートアレイの第1の実施形 態を示す平面図。

【図2】同第1の実施形態のマクロセル内配線例を示す 平面図。

【図3】この発明にかかるゲートアレイの第2の実施形 態を示す平面図。

【図4】同第2の実施形態のマクロセル内配線例を示す 平面図。

【図5】この発明にかかるゲートアレイの第3の実施形 態を示す平面図。

【図6】同第3の実施形態のマクロセル内配線例を示す 平面図。

【図7】この発明にかかるゲートアレイの第4の実施形 態を示す平面図。

【図8】この発明にかかるゲートアレイの第5の実施形 態を示す平面図。

【図9】従来のゲートアレイ基本セル構造の第1の例を 示す平面図。

【図10】同第1の例のマクロセル内配線例を示す平面

【図11】従来のゲートアレイ基本セル構造の第2の例 を示す平面図。

【図12】同第2の例のマクロセル内配線例を示す平面 図。

【図13】従来のゲートアレイ基本セル構造の第3の例

を示す平面図。

【図14】同第3の例のマクロセル内配線例を示す平面図。


【図15】マクロセル内配線の一例についてその等価回路を示す回路図。


## 【符号の説明】


1…pMOS (pチャネルMOSトランジスタ)、2…


n MOS (nチャネルMOSトランジスタ)、3a、3b、31、32、33、34、35、36…ゲート電極、41a、41b、42a、42b…補助配線、101、102、201、202…トランジスタ(FET)、501、502、503、504、513、514…金属配線、601、602…電源配線、701、702、10…バイアス領域、8、9、11…補助配線。

12









【図14】

